原理PCI Express - LTSSM 狀態機推演 "Detect -> Polling -> Configuration -> L0"

在之前，我撰寫了一篇介紹PCIExpress: Link Training and Status State Machine(LTSSM)介紹有關LTSSM中各個state的介紹，接下來這篇文章會推演兩個端點之間的LTSSM是如何從Detect state演進到L0。PCIe的優點就是point-to-point interconnects(點對點的連接)，所以就算系統上由多層PCIe bus所構成，每個component只要負責與他對面的component之間的link negotiation就可以了，大大的降低複雜程度。

原理NVM Express - NVMe Submission Queue & Completion Queue (SQ & CQ)

NVM Express，又簡稱NVMe，他提供了Host Software與non-volatile memory之間的介面規範，讓兩者搭起溝通橋梁，同時提供了優化SSD的方法及標準，並且充分運用PCIe的高頻寬，使得存取速度大幅的提升。本篇文章是基於NVMe Base Specification 1.4c版本的觀點去撰寫，相關的spec可以在NVMe協會網站上取得。

簡介PCI Express: Link Training and Status State Machine( LTSSM 狀態機 )

PCIe LTSSM，全名為Link Training and Status State Machine，主要是用在PCIe中Physical Layer Link的初始化與設置，讓device之間建立起溝通橋梁。整個LTSSM狀態機總共有11個state，每個state又可以分為多個substates，所以整個狀態機的跳轉可以說是非常的錯綜且複雜且完善，此篇主要是前情提要，介紹一些名詞，之後會在用另外一個篇幅講解實際兩個PCIe Device LTSSM是如何運做的(更新:連結如下)。

原理PCI Express - LTSSM 狀態機推演 "Detect -> Polling -> Configuration -> L0"

原理PCI Express - LTSSM Equalization狀態機推演

PCI Express: Uncorrectable AER - Surprise Down Case Study

在之前，我撰寫了淺談PCI Express: Advanced Error Reporting(AER)文章介紹了整個Advanced Error Report(AER)的錯誤回報機制，文中提到AER主要可以分為Uncorrectable Errors和Correctable Errors。

此篇文章主要描述最近機台上遇到的AER Case，那就是Uncorrectable Error中的Surprise Down，主要是透過LeCroy PCIe Analyzer截錄的LTSSM狀態機來分析，最終找到root cause。